这也是芯片技术发展到先进工艺之后的一个很有意思的趋势，那就是随着先进工艺制程的推进难度越来越大，成本越来越高之后，先进封装技术就成为了继续推动芯片性能发展的一个比较靠谱的技术路线了。
没办法，芯片的发展是有着物理极限的……现在的EUV光刻机乃至未来可以预见的新一代EUV，后续哪怕是采用多重曝光之后，其芯片的半金属间隔距离也就只能做到十多纳米的程度。
继续往下降低的话，就会遇到越来越大的问题，比如漏电问题。
倒是一些自媒体乱吹的量子隧穿问题，这个倒不用担心。
因为量子隧穿效应，大概要在三纳米左右的时候才会有可能出现，这个三纳米，指的可不是等效三纳米工艺，而是实打实的晶体管的接触栅极间距、金属间距这些真实的物理间距。
而以目前的人类技术，想要在实打实的物理极限上达到三纳米，那还早着呢！
以智云微电子的第二代七纳米工艺为例子，这个七纳米可不是真的物理极限七纳米，而是‘等效七纳米’……这其实是一个产品代号，或者宣传术语。
智云微电子的第二代七纳米工艺，接触栅极间距是五十四纳米，金属间距则是三十八米，台积电的七纳米工艺以及四星他们即将在今年推出的七纳米工艺，差不多也是这个水准。
并且到这个程度后继续往下缩减已经变得非常困难了……智云微电子的等效五纳米工艺里，预定的金属间距才是二十八纳米。
而这已经逼近了EUV光刻机的单次曝光性能物理极限了！
内容未完，下一页继续阅读